日韩视频在线精品视频免费观看-日韩视频在线观看中字-日韩视频在线观看一区-日韩视频在线观看免费-日韩视频在线观看-日韩视频在线播放

摘要:設計并實現一個能完成IP協議功能的ASIC器件；討論器件的穩定工作條件。任何數字化的工業設備都可以使用這個IP協議器件直接連接到基于IP的網絡中。

關鍵詞:嵌入式系統;IP;ASIC

引言

為了實現網絡信息處理,嵌入式系統中必須具有強大的網絡連接功能。嵌入式系統的網絡連接功能不僅需要傳輸信息,同時還必須具有相應的信息識別能力,以提高系統的網絡安全性。

近年來在嵌入式系統和SOC(片上系統)技術發展的推動下,嵌入IP協議的微處理器或單片機系統已經出現[3],為嵌入式網絡技術的應用奠定了基礎。但對于工業設備來說,特別是對于工業生產中使用的儀器儀表,采用軟件嵌入IP協議存在無法并行處理和成本過高的缺點。因此,采用硬件實現IP協議具有重要的意義。

IP硬件電路設計有嵌入處理器和ASIC兩種方法。使用嵌入處理器的方法設計IP協議時,需要選擇相應的處理器和附加電路,并根據所嵌入的處理器編制相應軟件實現IP協議。這種方法可以采用已有的IP協議軟件,軟件實現比較方便。使用ASIC技術設計IP協議屬于硬件實現IP方法,IP協議的執行全部為硬件執行。這種實現方法具有的優點就是IP協議的執行不受軟件干擾,具有一定的IP協議層抗干擾能力。ASIC實現IP協議實現的是一個專用數字硬件電路,只需要通過相應的控制信號就可以實現IP協議的功能,具有比較高的性能價格比。

針對工業設備對IP協議的需要,本文設計并實現了一個能完成IP協議功能的ASIC器件。對于工業控制設備來說,這種器件就是一個實現IP功能的專用器件,只要把要發送的數據傳送給該器件,就可以實現通信過程與控制系統并行操作。任何數字化的工業設備,都可以使用這個IP協議器件直接連接到基于IP的網絡。

一、協議分析與IP電路結構設計

IP協議的功能,是對來自上層協議的數據進行打包和解包處理,通過數據報在一個個IP協議模塊間傳送,直到數據報到達目的模塊[2]。互聯網網絡中每個主機和網關設備上都有IP模塊,數據報在一個個模塊間通過路由處理網絡地址傳送到目的地址。IPv4的數據報報頭格式如圖1所示。IP在提供網絡層服務時,采用了統一的報頭,以使處于各子網中的IP都能根據報頭對數據作出相應的處理。

圖1IP協議報頭格式

IP中使用以下4個關鍵技術實現數據報傳輸:

(1)服務類型(ToS)。ToS是一個參數集,代表Internet能夠提供的服務,用于指定用戶所希望得到的服務質量。服務類型由網關使用,可用于特定的網絡或是用于下一個要經過的網絡,也可用于下一個要對數據報進行路由選擇的網關上選擇實際傳送的參數。

(2)生存時間(TTL)。生存時間是用戶設置的數據報在網絡傳輸過程中的保存時間。生存時間由發送者設置,由所經過的路由處理。如果在到達目的節點之前生存時間已經為零,則IP就會自動拋棄此數據報。

(3)選項(options)。選項包括時間戳、安全和特殊路由要求等。對于控制函數來說選項是重要的,但對于通常的通信來說一般沒有必要。

(4)報頭校驗碼(checksum)。設置報頭校驗碼的目的,是保證數據的正確傳輸。如果校驗出錯,IP將拋棄整個數據報。必須注意,與一般工業控制系統使用的簡單通信協議不同,IP協議發現校驗碼出錯后,并不立即通知發送端,而是放棄剛剛接收到的一段報文,把糾正報文出錯的任務留給TCP協議完成。這種方式不僅提高了通信效率,還可以簡化傳輸質量,保證程序。

在設計IP協議ASIC硬件電路中,有幾個問題需要考慮:

(1)應用系統的核心處理器,通過控制信號實現對IP協議器件的使用操作,因此,必須考慮如何通過硬件電路實現核心處理器與IP硬件電路之間的數據交換。

(2)如果IP硬件應用于終端設備(例如工業控制系統的控制設備)而不是作為交換節點,IP協議中有關路由選擇處理的部分可以省略。

(3)為保證IP協議的健壯性,電路設計中必須十分注意電路并行協議操作中不同電路部分的延時不均勻問題。所有功能電路的延時不超過允許范圍,必要時要犧牲速度,保證協議操作的正確性。

(4)如果每次傳輸的數據量不大(例如作為工業設備組成的工業網絡控制系統),可以不考慮IP協議中的報文分片處理。應用系統只要使每次發送的數據長度符合一個IP數據報的長度要求,就能正確無誤地利用IP網絡傳輸數據。這樣不僅可以簡化硬件電路,還能節省緩沖存儲器的容量。

根據以上討論,IP專用電路的設計,實際上就是通過計數器、寄存器、RAM來實現外部握手和內部流水線處理電路。由于接收與發送互相獨立,電路設計中可以把接收和發送分為兩個各自獨立的部分。由此,IP協議ASIC專用電路結構框圖如圖2所示。

二、IP協議ASIC電路握手操作

IP協議器件中,發送電路的任務是對要發送的數據進行加IP報頭的處理,再把打好包的IP數據報發送給MAC層。接收電路的任務是對接收到的IP報進行報頭校驗和拆報處理,最后把數據傳輸給微處理器系統。

設計IP協議硬件電路,一個重要的問題就是數據報的接收和發送機制。使用硬件實現IP協議的關鍵有兩個:一個是流水線操作,另一個是數據存儲方式。

流水線操作是指IP協議的實現操作采用流水線方式,各操作步驟實行并行處理。作為網絡層協議,IP協議操作的速度取決于兩個因素:一個因素是數據報存儲方式,另一個因素是MAC層的收發速度。從IP層所處的位置看,由于IP網絡的接入網以全雙工方式工作,作為硬件器件的工作時鐘必須以發送和接收時鐘為準。本設計中,以應用系統調用IP協議信號作為發送電路操作允許信號,MAC層調用IP協議信號作為發送和接收觸發同步信號,采用同步觸發時鐘并行控制的技術,實現了IP協議操作步驟的流水線并行處理。

數據報中數據的存儲可以有兩種方式:

(1)IP協議專用RAM方式。采用這種方式時,IP協議需要有專用的接收和發送RAM。在發送操作時,應用系統先將要發送的數據寫入IP專用RAM中,再調用IP協議進行發送處理。在接收操作時,MAC層將接收到的IP協議數據報寫入IP專用RAM中,再由IP協議進行處理。

(2)系統RAM方式。這種方式不需要有IP協議專用RAM,IP協議硬件通過握手線使用應用系統或MAC層中的RAM。

對比兩種方式:第一種方式可以把RAM設計在IP協議電路內部,不需要占用應用系統和MAC層資源,但需要提供系統對IP協議電路進行數據傳送的接口電路;第二種方法不需要采用專用RAM,因此IP協議電路比較簡單,但需要在IP協議電路與應用系統和MAC層之間設計出合適的接口電路,做到既要滿足IP流水線操作的要求,又不會增加應用系統資源負擔。

本文設計的IP協議硬件中,采取了上述兩種方式綜合的方法:在IP內設置相應數量RAM模塊,這個RAM模塊不僅是IP協議的數據RAM,同時也是應用系統和MAC層的通信緩沖區。通過握手線與微處理器和MAC層器件連接,握手線中的時鐘信號控制IP協議器件中發送或接收流水線的工作節拍,使整個協議處理實現了并行操作。電路模塊如圖3所示。

圖3RAM控制邏輯

三、流水線方式對電路延遲均勻要求的分析

硬件實現IP協議的特點是協議操作并行,所有協議操作的基本內容完全按照協議的執行內容并行完成。例如發送數據過程中數據的操作如下:

讀入1字節-數據處理-發送1字節

讀入1字節-數據處理-發送1字節

讀入1字節-數據處理-發送1字節

……

為實現上述操作,除了需要使用外部觸發信號作為統一時鐘外,各部分電路延遲的誤差還要受到相應的限制。

如圖4所示,IP協議硬件電路采用的是同步時序電路,以便使各電路能協調并行工作。

IP協議的操作,就是對要傳送的數據報進行相應處理,因此,電路是否正常由數據的穩定性決定。如果電路能在規定的時間內進入穩定狀態,則數據在處理過程中就不會出現問題;否則,數據就會發生不確定性的變化,這種情況就叫作硬件電路的非正常操作結果。出現非正常操作結果的IP協議器件是不穩定的。

影響IP協議器件穩定性的因素是各級電路操作時間長度和觸發時鐘周期。從圖4中可以看出,各級電路的操作時間長度必須小于觸發信號周期,也就是說,必須在一個觸發周期內完成本級電路的所有操作。根據有限狀態機和時序邏輯電路理論可知,各級處理電路都必須是同步時序邏輯電路。另外,各級電路的操作時間長度取決于電路的級聯層數和每級的時間延遲。由此可知,要保證IP協議器件工作穩定,必須同時滿足如下2個條件:

(1)各級模塊電路處理時間必須小于最小觸發周期;

(2)各級模塊電路內部延遲能滿足處理時間要求。

作為硬件電路,其處理速度實際上就是數據在邏輯電路中的傳輸速度,因此,可以通過計算數據傳輸經過邏輯門的最大時間延遲,確定每級邏輯模塊電路的工作時間。

在IP協議流水線操作中,設外部觸發時鐘周期為TCLK,各模塊電路的傳輸延遲時間為ti,采用MOS器件的ASIC電路邊沿動作時間均為tp,各模塊內部傳輸經過N級電路,其中每一級的延遲為Δti,則每個模塊電路的總延遲為

ti=NΔti

為保證器件工作穩定,需要有

TCLK>ti=NΔti

結束語

嵌入IP協議的微處理器或單片機系統是嵌入式網絡技術應用的基本技術[2],但工業設備采用軟件嵌入IP協議存在無法并行處理或成本過高的缺點。本文針對工業設備對IP協議需要所設計的IP協議專用器件克服了這些不足,為工業設備提供了實用的、具有較高性能價格比的網絡技術。任何數字化工業設備,都可以使用這個IP協議器件直接連接到基于IP的網絡。

硬件實現的IP協議,其并行工作的數字電路系統必須保證數據處理的穩定性。根據有限狀態機和時序邏輯電路理論,實現并行工作的各級處理電路都必須是同步時序邏輯電路。

使用ASCI技術設計IP協議屬于硬件,是并行操作實現IP協議技術,不僅IP協議的執行不受軟件和系統中斷干擾,還具有一定的IP協議層抗干擾能力。由于ASIC實現的IP協議是一個專用數字硬件電路,只需要通過相應的控制信號就可以實現IP協議的功能,具有比較高的性能價格比。