發(fā)布日期:2022-07-15 點擊率:53
VSI聯(lián)盟(VSIA)日前發(fā)布了新版本的質(zhì)量知識產(chǎn)權(quán)(QIP)衡量標(biāo)準(zhǔn)。VSIA表示,QIP Metric 2.0由VSIA和無晶圓廠半導(dǎo)體協(xié)會(FSA)會員合作開發(fā),用于衡量半導(dǎo)體IP內(nèi)核的質(zhì)量,以增強(qiáng)集成效果。測試版本預(yù)計將發(fā)布3至6個月,新標(biāo)準(zhǔn)將免費(fèi)對業(yè)內(nèi)提供。
QIP Metric為IP供應(yīng)商和用戶之間的交流提供客觀基礎(chǔ),VSIA表示。與業(yè)內(nèi)已認(rèn)可的特性清單不同,它創(chuàng)立了衡量內(nèi)核特性的基礎(chǔ),提供了IP供應(yīng)商IP開發(fā)通用方法的評價,反過來,這為供應(yīng)商劃分了層次,使集成商能評估不同廠家相互競爭的類似內(nèi)核。
“準(zhǔn)確地評估IP供應(yīng)商以決定IP質(zhì)量持續(xù)成為SoC工業(yè)當(dāng)今面臨的最大挑戰(zhàn)之一。”VSIA總裁兼明導(dǎo)IP分部總經(jīng)理Mike Kaskowitz在聲明中表示。“作為制定IP和SoC行業(yè)標(biāo)準(zhǔn)的主導(dǎo)者,VSIA的新QIP Metric提供了測量內(nèi)核特性的基礎(chǔ)。”
Beta測試項目定于6月20日開始,包括安捷倫、Cadence Design Systems、Cirrus Logic、科勝訊(Conexant)、飛思卡爾(Freescale Semiconductor)、LSI Logic、Matrix Semiconductor、明導(dǎo)資訊(Mentor Graphics)、NVIDIA、飛利浦(Philips)及意法半導(dǎo)體(STMicroelectronics)在內(nèi)的公司將參與測試項目。