發布日期：2022-07-15 點擊率：69
2004年的第41屆設計自動化大會(DAC)可能標志著芯片設計的轉折點。眾多EDA供應商展示了三個領域的新技術:電子系統級設計(ESL)、IC實現和功能驗證。一些新興公司和小型供應商紛紛發布了新產品。
雖然許多觀察家認為ESL將是EDA的下一波潮流,但它尚欠缺一個條件:自動化綜合。幾家供應商承諾用他們的高級綜合工具來填補這項缺口,其中包括采用SystemC、不定時C++和SystemVerilog聲明作為輸入的產品。
在RTL-to-GDSII IC實現領域,一批新興公司將提供物理綜合與布線的新技術。在驗證方面,更多的“智能測試平臺”正在興起,同時形式驗證技術找到了更廣闊的應用。
Gartner Dataquest的首席EDA分析師Gray Smith看到了兩種新趨勢:一是“算法引擎”供應商的出現。通過將算法嵌入到硅片中,他們提供了卸載主微處理器負荷的方法；二是一些新興公司的崛起,他們正在挑戰Cadence、Synopsys和Magma公司IC實現工具套件中的“薄弱”工具。“看上去,IC實現工具套件的概念畢竟不是必勝武器,”他說。
在ESL綜合方面,明導資訊發布了Catapult C,它可以根據不定時的C++代碼創建RTL描述。明導宣稱,該軟件已經實現10多次出帶,并能夠產生比手工RTL代碼小50%的芯片。
Celoxica公司發布了Agility C編譯器,它可以將SystemC的設計綜合到FPGA里。除了瞄準可重配置邏輯器件外,該工具還能為ASIC設計生成RTL代碼。
新興公司Bluespec采取了一種不同的方法。它推出的Bluespec編譯器能根據輸入的SystemVerilog聲明產生可綜合的RTL代碼。
Forte設計系統公司最近發布了它的SystemC綜合工具Cynthesizer。該工具旨在縮短一半的設計周期,并生成比手工RTL代碼更好的結果。
致力于算法引擎的新興公司CriticalBlue在DAC上正式發布了Cascade。該工具采用應用軟件綜合出一個硬件協處理器,以加速用戶選擇的軟件任務。
在ESL驗證領域,Cadence和Co-Ware公司聯合發布了一個集成的驗證流程,它涉及Co-ware的ConvergenSC設計工具和Cadence的Incisive驗證平臺。EDA用戶一直在探尋采用SystemC事務級模型進行設計的方法。現在,SystemC模型可以變成一個“功能化的虛擬原型”,它無需重新編譯,就可以作為一個異類仿真模型輸入到Incisive中。
協同驗證工具提供商Adveda展示了Univers Modeler,它可以生成圍繞原始RTL仿真模型的SystemC或PLI封裝器。該工具據稱可以提供比RTL快100倍的速度。
Summit設計公司正在向它的Visual Elite建模和驗證產品添加“本地”的SystemC支持。使用Visual Elite 4.0,用戶既能獲得“以硬件為中心”的設計結構視圖,又能擁有該語言的C/C++視圖。
Vast系統技術公司已經升級它的Comet協同驗證環境,新增了“虛擬原型構造器”、“外設構建器”以及SystemC支持。Tenison EDA公司為其VTOC添加了IP出口功能,VTOC可以根據RTL代碼生成C++或SystemC模型。
根據Dataquest的定義,IC實現市場包括提供RTL-to-GDSII解決方案的工具套件。迄今為止,Cadence、Synopsys和Magma公司事實上控制著所有市場,但情況可能即將改變。
新興的Sierra設計自動化公司在DAC上推出了其物理綜合和原型構建工具Pinnacle,并宣稱它可以提供比現有物理綜合解決方案快5到10倍的設計收斂時間。Pinnacle在整晚運行時可以處理1,000萬門的展平設計,遠遠超過現有物理綜合工具的容量。
新興的Silicon 設計系統公司發布了K-Route工具,它可以提供并行的布線、時序分析、參數提取和信號完整性分析等功能。通過同時解決這些問題,K-Route可以避免設計反復,并取代可能具有非兼容數據庫或時序引擎的4到5種工具。K-Route還能在一個初步布局的網表上完成最后的布局工作。
當Sierra在五月中旬發布Pinnacle時,Synopsys也推出了其IC實現平臺Galaxy的升級版,并聲稱其中物理綜合工具Physical Compiler的容量上升了一倍。Galaxy 2004版還聲稱它的RTL綜合工具Design Compiler、設計規劃工具Jupiter以及布局布線工具Astro的容量和運行時間都有了提高。
與此同時,Cadence暗示它正在開發新的物理綜合能力。該公司還宣布了一種“超線程”能力,允許NanoRoute IC布線器運行在分布計算網絡上。
Magma在DAC上推出了針對結構化ASIC和FPGA設計的產品。Magma還為它的Blast Fusion RTL-to-GDSII流程添加了Blast Power選項,從而使設計者不必脫離Magma的環境就可以檢查功耗與時序、功耗與面積的折衷結果。
許多第三方供應商正在提供可以插入IC實現流程的產品。Ammocore技術公司升級了它的物理設計和實現系統Fabrix,以改善時序和功耗。Pulsic公司向它的Lyric布線工具添加了底層規劃功能。Sequence設計公司的新版Columbus-NTX提供了針對電源軌和信號網絡的寄生參數提取功能。
統計數據顯示驗證工作要消耗芯片設計周期70%的時間,因此今年的DAC上展示了驗證技術的一些進步也就不足為怪了。Lighthouse設計自動化公司正在瞄準Dataquest分析師Smith所說的智能測試平臺,即采用自動化方法來驗證規劃和實現。該公司的inFact工具被稱為第一款智能自動化測試平臺序列生成器,它可以編譯描述設計行為的C++規范。
在形式驗證方面,Jasper設計自動化公司提供的JasperGold 3.0包含一種“證明設計正確”的方法學,它允許設計者在設計模塊時采取增量方式來驗證RTL模塊。
0-In設計自動化公司提供的Archer CDC-FX能自動將一個亞穩態效應發生器綜合到RTL描述中。然后,該產品可以自動檢查跨時鐘域的亞穩態效應,從而替代目前的人工過程。
TransEDA透露,它的新版VN-Spec覆蓋率工具允許設計者在寫規范的早期就開始做覆蓋率驅動的驗證。該公司還為它的VN-Cover產品添加了“覆蓋率分析”選項。
Verisity公司的SpecXtreme工具允許設計者在Axis Xtreme仿真硬件上實現測試平臺功能。Tharas Systems公司的新版Hammer加速器據稱每小時可以編譯2,000萬到5,000萬的RTL等效門。
如果想尋求仿真和加速系統的低成本替代品,設計者可以看看一些新的基于FPGA的原型構建板,如ProDesign公司的ChipIt Platinum Plus和Gidel公司的ProcStar II等。
作者:葛立偉
