ay: block;">
消費(fèi)者已經(jīng)開始將手機(jī)作為便攜式娛樂終端,集成越來越多的功能與減小手機(jī)尺寸、增長電池壽命形成矛盾。解決這個問題的最好辦法是從射頻部分入手,本文介紹的數(shù)字射頻技術(shù)能有效地降低射頻部分的功耗和尺寸。
手機(jī)設(shè)計工程師希望在不影響電路板面積、耗電量和成本的前提下增加更多消費(fèi)者想要的功能,最有可能實現(xiàn)此目標(biāo)的方法是從手機(jī)射頻電路著手。射頻電路大都是模擬器件,不但可能占用高達(dá)五成的電路板面積,耗電量也頗為可觀。事實上,由于射頻器件所需的電路板空間實在太大,當(dāng)設(shè)計工程師為了整合藍(lán)牙、電視、輔助全球定位系統(tǒng)(A-GPS)、無線網(wǎng)絡(luò)或其它功能而必須在手機(jī)中增加無線電電路時,總會發(fā)現(xiàn)除了加大產(chǎn)品體積外幾乎別無選擇。另外,增加射頻器件必然會增加耗電量和成本。
圖1:黃線部分代表的射頻收發(fā)相關(guān)功能約占
手機(jī)電路板器件總數(shù)的三分之一。
要解決這個兩難的困境,關(guān)鍵在于不增加器件就能擴(kuò)大手機(jī)功能的技術(shù),而且要盡量提高核心器件的工作效率,讓手機(jī)增加很少的電路板面積、耗電量和成本就能執(zhí)行更多的無線電操作。
數(shù)字射頻技術(shù)
德州儀器(TI)的數(shù)字射頻(DRP)技術(shù)正朝此目標(biāo)邁進(jìn),它所能節(jié)省的電路板面積、耗電量和成本對手機(jī)設(shè)計工程師具有極大的意義。DRP技術(shù)的目標(biāo)在于讓模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換功能盡量靠近天線,同時以數(shù)字方式執(zhí)行初始濾波以外的所有處理工作。這種做法既可提高性能,又能減少約一半的電路板空間、硅芯片面積和功耗。
許多設(shè)計工程師選擇系統(tǒng)級芯片(SoC、SETI攜手深紫外線LED" target=_blank>SoC)和系統(tǒng)級封裝(SIP)來開發(fā)手機(jī)。SIP可將半導(dǎo)體器件層疊封裝在一起以節(jié)省電路板面積,現(xiàn)已成為多數(shù)射頻前端電路的最佳選擇。功率放大器、聲表面波濾波器、射頻開關(guān)和相關(guān)無源器件則最適合采用系統(tǒng)級封裝模塊。另一方面,透過深亞微米CMOS工藝技術(shù)把射頻收發(fā)器以及系統(tǒng)基頻處理功能集成為SoC也會帶來許多好處,包括可以減少耗電量、成本、電路板面積和測試成本,同時提高性能、手機(jī)制造良率以及加速測量、。
深亞微米邏輯工藝提供極高的邏輯電路密度和頻率,設(shè)計工程師希望能利用SoC發(fā)揮這種工藝技術(shù)的優(yōu)點。雖然這表示工程師可能要為深亞微米CMOS工藝發(fā)展新型無線電架構(gòu),但它確實為設(shè)計工程師帶來許多重大好處。其中最重要的就是隨著CMOS晶圓工藝技術(shù)進(jìn)步而導(dǎo)致開關(guān)速度不斷加快,這些器件也能提高它們的采樣速率。輸入信號的超采樣可以減少混疊噪聲(aliasing)問題并放寬輸入電路的設(shè)計要求,設(shè)計工程師可以采用更復(fù)雜的濾波技術(shù),并且在更靠近天線的位置執(zhí)行模數(shù)轉(zhuǎn)換。除此之外,SoC的集成也能提高系統(tǒng)生產(chǎn)良率,這是因為有更多功能改由邏輯電路實現(xiàn),它們不像模擬射頻電路會受到參數(shù)良率損失的影響。利用尺寸更小的先進(jìn)工藝技術(shù)設(shè)計無線電功能還可減少電路板尺寸和硅片面積。
數(shù)字無線電技術(shù)只需少數(shù)無源器件,所以只要將收發(fā)器和數(shù)字基帶處理功能集成在一起就可大幅減少電路板面積。高集成度SoC的成本有時雖略高于分立器件,但器件數(shù)通常也較少,使得產(chǎn)品的設(shè)計、測試和調(diào)試成本都能大幅下降。設(shè)計復(fù)雜性的降低還能加快新產(chǎn)品上市時間,這是高集成度器件的另一項附帶的好處。
減少系統(tǒng)器件會降低功率需求,但大幅降低耗電的關(guān)鍵仍在于數(shù)字邏輯的耗電量非常小,CMOS工藝的功耗也遠(yuǎn)低于其它工藝,如特殊模擬器件常用的SiGe BiCMOS技術(shù)。事實上,90納米CMOS技術(shù)早就用于實際生產(chǎn),65納米已有樣品供應(yīng),45納米工藝的發(fā)展也有一段時間。相比之下,SiGe BiCMOS還無法將電路結(jié)構(gòu)尺寸縮小到如此程度,目前多數(shù)SiGe射頻器件仍在使用180納米技術(shù)。
數(shù)字射頻技術(shù)的發(fā)展
數(shù)字CMOS技術(shù)是在最近幾年才將時鐘速度提高和耗電量降低至一定程度,使得射頻信號的數(shù)字處理得以實現(xiàn)。利用數(shù)字技術(shù)處理射頻信號時,時鐘速度必須等于無線電頻率,例如藍(lán)牙應(yīng)用的頻率就高達(dá)。由于個人計算機(jī)和DSP的速率早已超過此水平,設(shè)計工程師現(xiàn)在已能將數(shù)字處理用于無線射頻器,利用到數(shù)字處理技術(shù)的優(yōu)勢。
圖2:無線電功能整合的可能選項。
隨著工藝技術(shù)日益精密,數(shù)字工藝很容易就制造出更小的電路結(jié)構(gòu)。然而無線電單元如前所述總是會有些模擬電路,要將它們完全消除就必須采用全新的無線電架構(gòu),系統(tǒng)設(shè)計也需要適度修改。盡管如此,這些無線電通常仍很容易升級到更先進(jìn)工藝,因為它們的電路多半已是數(shù)字電路。
為了達(dá)到模擬和射頻電路的某些嚴(yán)苛要求,DRP設(shè)計會將模擬電路的部份功能轉(zhuǎn)移到數(shù)字電路,這讓SoC也能采用90納米或65納米的CMOS工藝,廠商還能利用標(biāo)準(zhǔn)CMOS流程制造電阻和電容等模擬與射頻整合所需的大部份器件,進(jìn)而降低成本并提高功能集成度。
在我們的先進(jìn)技術(shù)中,是以銅作為連接導(dǎo)線,銅的良好導(dǎo)電性最適合將電感和電容等無源器件集成在一起。采用多層導(dǎo)線的新型3D電容設(shè)計可在更小面積上制造出更大電容,頂部厚金屬層不但將數(shù)字電源總線的IR壓降減至最小,還能提高集成電容的Q值。
有了速度超快的CMOS射頻器件,設(shè)計工程師不再需要某些要求嚴(yán)格的模擬濾波器。多數(shù)濾波器功能現(xiàn)在可由數(shù)字電路提供,使得功耗和芯片面積變得更小。CMOS射頻器件只需很少的功率來開啟和關(guān)閉阻抗固定的線性開關(guān),這對于開關(guān)電容(switched capacitor)電路、混頻器、開關(guān)電源、穩(wěn)壓器無源組件和D類放大器的設(shè)計都有極大幫助。
采樣數(shù)據(jù)技術(shù)是避免使用高性能無源器件的方法之一。由于采樣動作必然會導(dǎo)致頻率變換,信號下變頻將變得更容易。只要采樣電容完成輸入信號波形獲取,我們就能輕易將多個電荷樣本值結(jié)合在一起。在相同電容上對一個波形的多個采樣可以實現(xiàn)簡單的移動平均濾波器。采用這種方式,設(shè)計工程師還能很容易地開發(fā)出其它更復(fù)雜的FIR和IIR濾波器,還能藉由各種方法處理模數(shù)轉(zhuǎn)換功能,同時利用數(shù)字信號處理技術(shù)進(jìn)一步處理信號。
隨著CMOS工藝的開關(guān)速度加快,器件也能以更高速率采樣。輸入信號超采樣可以減少噪聲混疊問題和放寬輸入電路的設(shè)計要求,設(shè)計工程師可采用更復(fù)雜的濾波技術(shù),在更靠近天線的地方進(jìn)行模數(shù)轉(zhuǎn)換,同時把更多的信號處理操作交給數(shù)字電路,以便充分利用邏輯工藝不斷縮小所帶來的各種好處。
由于65納米對于設(shè)計規(guī)則的要求更嚴(yán)苛,因此面臨工藝技術(shù)很多挑戰(zhàn),例如更狹窄的源極和漏極區(qū)所產(chǎn)生的更大寄生阻抗、更短的柵極寬度以及過孔更小的接觸面,這些都可能導(dǎo)致器件性能下降。為了解決這些問題,廠商開發(fā)出許多新型硅化物材料,它們可以減少接觸面電阻、源極/漏極寄生阻抗、柵極阻抗,避免性能的下降。
DRP的未來
要為A-GPS、數(shù)字電視、藍(lán)牙、無線網(wǎng)絡(luò)、UMTS或其它無線傳輸接口開發(fā)數(shù)字射頻解決方案并不容易,因為它們的需求不同,例如無線網(wǎng)絡(luò)需要更大頻寬,EDGE必須使用8-PSK調(diào)制機(jī)制、寬帶CDMA對于5MHz頻帶的線性特性也有許多要求。而先進(jìn)的DRP技術(shù)提供了一套滿足這些挑戰(zhàn)的方法。
更小的工藝尺寸有助于廠商為各種系統(tǒng)及標(biāo)準(zhǔn)開發(fā)出數(shù)字射頻解決方案和單芯片解決方案,例如將DRP升級至65納米工藝的計劃已經(jīng)在進(jìn)行中。升級到更先進(jìn)的工藝會帶來很多不同的挑戰(zhàn),解決此問題的關(guān)鍵是在研發(fā)初期就將工藝技術(shù)的開發(fā)和芯片設(shè)計方法緊密結(jié)合在一起。
圖3:數(shù)字收發(fā)器架構(gòu)。
模擬射頻不久的將來將從無線電行業(yè)消失,OEM廠商將開始生產(chǎn)更先進(jìn)的手機(jī),并透過手機(jī)所包含的多種無線電功能提供各式各樣的應(yīng)用。隨著半導(dǎo)體廠商升級到更小的工藝尺寸,CMOS技術(shù)將成為射頻領(lǐng)域的主流技術(shù)。SiGe BiCMOS仍將用于雷達(dá)或某些微波系統(tǒng)等設(shè)備,移動通訊基站也可能繼續(xù)采用這種工藝技術(shù)。
我們預(yù)期射頻電路將成為CMOS工藝技術(shù)的重要推動力,不斷縮小的工藝技術(shù)會使得射頻噪聲處理、隔離和無源器件性能日益重要。邏輯電路的密度和速度也會是CMOS工藝發(fā)展的重要動力。
許多手機(jī)必須內(nèi)建多種無線電路才能提供消費(fèi)者所期盼的功能,DRP顯然是它們未來應(yīng)走的道路。軟件無線電對于高效率使用無線電器件和減少器件數(shù)目固然重要,但電路板面積才是促使廠商整合射頻功能的主要因素。此外,耗電量和成本考慮也會讓模擬射頻工藝更快地淡出舞臺。
不同設(shè)計工程師可能選擇不同的集成方式,例如短期內(nèi)先將收發(fā)器與模擬或數(shù)字器件集成在一起,但就長期而言,無線信號的所有處理操作最終仍將以數(shù)字方式進(jìn)行。接收信號會先通過天線、開關(guān)和濾波器,然后由采樣電路對低噪聲放大器的輸出信號進(jìn)行采樣,此部份或許還會用到某些混頻信號處理,但之后所有功能就全是數(shù)字技術(shù)的天下。
作者:Bill Krenik
Peter Rickert
德州儀器公司
