到底為什么我們要討論軟錯(cuò)誤呢？誠然,這一問題在幾十年前就提出來了,但問題是,相關(guān)的措施到位嗎？當(dāng)然,就某種程度而言,是到位的。諸如降低串?dāng)_等設(shè)計(jì)層面的措施,以及不使用硼磷硅玻璃、采用低α封裝和無鉛化等制造層面的手段,所有這些都顯著降低了由軟錯(cuò)誤導(dǎo)致的出錯(cuò)幾率。
問題在于,這些減少軟錯(cuò)誤的技術(shù)都無法徹底根除軟錯(cuò)誤。另外,要減少由宇宙射線引發(fā)的錯(cuò)誤,恐怕需要筑上幾英尺厚的防護(hù)掩體,而這基本上是不現(xiàn)實(shí)的。更糟糕的是,軟錯(cuò)誤對(duì)當(dāng)今復(fù)雜系統(tǒng)造成影響的嚴(yán)重程度可能比以前對(duì)簡單系統(tǒng)的影響高幾個(gè)數(shù)量級(jí)。例如,遭遇一個(gè)特殊軟錯(cuò)誤時(shí),當(dāng)如今的一個(gè)復(fù)雜系統(tǒng)很可能會(huì)要求重新啟動(dòng),從而嚴(yán)重影響服務(wù)質(zhì)量(QoS)。這就是為什么起源于航空和航天應(yīng)用中靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的軟錯(cuò)誤問題如今對(duì)網(wǎng)絡(luò)設(shè)備供應(yīng)商提出越來越嚴(yán)峻的考驗(yàn),迫使他們采用更嚴(yán)苛的軟錯(cuò)誤規(guī)范,并施以更嚴(yán)格的約束。
隨著工藝技術(shù)節(jié)點(diǎn)的微縮,SRAM的每百萬位失效率(FIT)也在隨之下降。但三重內(nèi)容可尋址存儲(chǔ)器(TCAM)的情況又怎樣？在90nm節(jié)點(diǎn),TCAM的故障率與SRAM基本相當(dāng),但就過去的兩個(gè)節(jié)點(diǎn)而言,TCAM的故障率反有增加的趨向,所以我們必須對(duì)在65nm節(jié)點(diǎn)TCAM的故障率將超過SRAM的情況做出心理準(zhǔn)備。另外,因故障率是以每百萬位為計(jì)算給出的,所以,隨著存儲(chǔ)器容量的不斷增加,該問題將進(jìn)一步惡化。這種趨勢非常關(guān)鍵,因?yàn)門CAM是網(wǎng)絡(luò)搜索引擎中使用的一種底層技術(shù),負(fù)責(zé)對(duì)網(wǎng)絡(luò)信息包進(jìn)行分類,并對(duì)數(shù)據(jù)包進(jìn)行轉(zhuǎn)發(fā)。
對(duì)此,軟錯(cuò)誤評(píng)估工具、軟錯(cuò)誤專業(yè)服務(wù)和輻射測試服務(wù)提供商iRoC Technologies公司總裁Olivier Lauzeral指出:“SRAM和TCAM中發(fā)生的絕大多數(shù)錯(cuò)誤都是由單粒子反轉(zhuǎn)(SEU)或單點(diǎn)錯(cuò)誤(SBE)引起的。因此,為確保最高水準(zhǔn)的網(wǎng)絡(luò)QoS,并為了符合服務(wù)等級(jí)協(xié)議,TCAM必須采用最先進(jìn)的糾錯(cuò)碼(ECC)技術(shù)。那么,這些技術(shù)具體又是怎樣的呢？
為將軟錯(cuò)誤存續(xù)時(shí)間降至最短,需要在系統(tǒng)中的不同層級(jí)配置糾錯(cuò)碼(ECC)。例如,在高可靠性系統(tǒng)中,為確保正確的系統(tǒng)功能,要從自應(yīng)用層起的功能鏈中各個(gè)環(huán)節(jié)都施加ECC。但是 ,在發(fā)現(xiàn)錯(cuò)誤(或更準(zhǔn)確地說是其造成的后果)的這個(gè)點(diǎn)上,將對(duì)QoS產(chǎn)生顯著影響。對(duì)系統(tǒng)盒體級(jí)和網(wǎng)絡(luò)系統(tǒng)級(jí)對(duì)錯(cuò)誤進(jìn)行持續(xù)監(jiān)視并予以消除當(dāng)然能夠很好地避免許多災(zāi)難性的錯(cuò)誤。但是,如果“遲”至應(yīng)用級(jí),則有可能無法對(duì)錯(cuò)誤進(jìn)行糾錯(cuò)。所以,在芯片級(jí)進(jìn)行偵錯(cuò)的方法具有最高可靠性。
問題在于:是將ECC集成進(jìn)TCAM,還是在外部應(yīng)用ECC？畢竟,外部ECC方法已實(shí)施多年,業(yè)內(nèi)經(jīng)過時(shí)間洗禮,是一種被證明行之有效的存儲(chǔ)器糾錯(cuò)方法。但是,外部ECC要求系統(tǒng)設(shè)計(jì)師在開發(fā)所需的電路時(shí)花費(fèi)更多設(shè)計(jì)時(shí)間、付出更大努力和開銷,且所用的器件成本和PCB面積也更高更大。它還需要系統(tǒng)處理器發(fā)布命令和進(jìn)行控制,但這樣也會(huì)增加系統(tǒng)延遲,進(jìn)而可能對(duì)系統(tǒng)性能帶來負(fù)面影響。隨著TCAM變得越來越大,這些不利因素(特別是性能方面的影響)將會(huì)更嚴(yán)重。
將ECC集成進(jìn)TCAM將免去所有這些問題。集成的ECC電路是專門為TCAM優(yōu)化設(shè)計(jì)的,從而使完成相應(yīng)功能所需增加的絕對(duì)門數(shù)和成本都最少。另外,ECC的工作會(huì)被器件延遲所“掩蓋”,而在整個(gè)工作條件下,器件的延遲參數(shù)是具體及可預(yù)測的。另外,該設(shè)計(jì)和驗(yàn)證工作是由半導(dǎo)體廠商完成的；所以,系統(tǒng)設(shè)計(jì)師不必再為此勞心費(fèi)力。
正因?yàn)檫@些原因,IDT將ECC集成進(jìn)其搜索加速器。ECC可在內(nèi)核內(nèi)糾正單一錯(cuò)誤并偵測出雙重錯(cuò)誤,它還檢測接口的總線奇偶性。非常重要的是,它還檢測最近一直沒訪問過的內(nèi)容以偵測“沉默”的錯(cuò)誤。所謂“沉默錯(cuò)誤”,就是那些直到數(shù)據(jù)被訪問前一直保留并可能導(dǎo)致災(zāi)難性后果(例如,一個(gè)轉(zhuǎn)錯(cuò)了的911緊急呼叫)的錯(cuò)誤。另外,集成ECC工作在后臺(tái)模式,從而不會(huì)對(duì)搜索性能產(chǎn)生影響。
隨著工藝技術(shù)節(jié)點(diǎn)的不斷精進(jìn),以及TCAM變得越來越大,加之我們想方設(shè)法要從中獲取更多性能方面的好處,對(duì)設(shè)備供應(yīng)商來說,用于軟錯(cuò)誤糾正的集成ECC是唯一具成本效益的方案。糾正軟錯(cuò)誤不必等到“事后諸葛亮”。
作者:Dave CechIDT
IP協(xié)處理器產(chǎn)品線管理與營銷總監(jiān)
IDT公司
